


Procesadores INTEL IA-32

HISTORIA	
8086, 8088 (1978)	Procesadores con registros de 16 bits. Direccionamiento de 20 bits (~1 MB de memoria). Introducen el concepto de segmentación y operan en modo real.
Intel 286 (1982)	Introducen la operación en modo protegido
Intel 386 (1985)	Primer procesador con registros de 32 bits (IA-32) y direccionamiento de 32 bits. Proporciona además el modo “virtual 8086” para ejecutar código creado para procesadores 8086/8088. Permite referenciar hasta 4 GB de memoria, modo segmentado y modo flat (plano) y segmentación con páginas de 4 KB.
Intel 486 (1989)	Añade capacidad para ejecución de código en paralelo. Contiene un caché nivel 1 de 8KB, la Unidad de Punto flotante (X87 FPU) y capacidades para administración.
Intel Pentium (1993)	Mejora la ejecución de código en paralelo (dos instrucciones por ciclo de reloj). Incluye 8 KB de caché nivel 1 para datos y 8 KB de caché nivel 1 para código. Permite páginas de 4 MB, e incluye modo de procesador dual. Incluye además las extensiones multimedia (MMX).
Familia de procesadores Intel P6	Pentium Pro: Superscalar: tres instrucciones por ciclo de reloj. Además del caché nivel 1 incluye un caché nivel 2 de 128 KB. Pentium II Xeon: Permite incluir hasta 2 MB de caché nivel 2 Intel Celeron: Procesadores de baja gama con 128 KB de caché nivel 2. Pentium III: Incluye las extensiones SSE (Streaming SIMD extensions), que extienden la funcionalidad MMX Pentium III Xeon: Introduce mejoras en el desempeño.
Pentium 4 (2000-2006)	Basados en la Arquitectura Netburst. Introducen las extensiones SSE2 y SSE3, así como el HyperThreading. El procesador Intel Pentium 4 Extreme Edition introdujo la arquitectura de 64 bits. La tecnología de Virtualización (Virtualization Technology) se introdujo en los procesadores Pentium 4 672 y 662.
Intel Xeon (2001 – 2006)	Diseñado para servidores multi-procesador y estaciones de alto rendimiento. El procesador Intel Xeon Dual Core incluye la tecnología Dual Core.
Intel Pentium – M – Atom (2003 – actual)	Diseñada para sistemas móviles, optimiza el uso de energía e incluye las facilidades de los procesadores anteriores.

AMBIENTE DE EJECUCIÓN

Todo programa o tarea cuenta con una serie de recursos proporcionados por el procesador, entre los cuales se destacan:

- Registros de propósito general
- Registros de segmento
- Registros de control y estado



ORGANIZACIÓN DE MEMORIA

La memoria que el procesador referencia en el bus se denomina **memoria física**. A cada byte se le asigna una dirección física. Debido a que la arquitectura IA-32 cuenta con direcciones de 32 bits, se tiene un espacio de direcciones físico de 0 hasta $2^{32}-1$ bytes (0 – 4 GB).


El procesador proporciona tres mecanismos (modelos) para administrar la memoria: modelo plano (flat), segmentado y modo de direcciones real (Real – Address Mode).

MODELOS DE MEMORIA	
Flat	La memoria se presenta como un espacio de direcciones continuo, llamado espacio de direcciones lineal . Una dirección en este espacio se denomina dirección lineal .
Segmentado	La memoria se presenta como un grupo de espacios de direcciones independientes llamados segmentos . Se pueden tener hasta 16383 segmentos de 4 GB cada uno. Un segmento se describe mediante su dirección de inicio (base), su tamaño (límite) y su información de acceso. Para acceder a una dirección de memoria se debe especificar un selector de segmento y un desplazamiento (offset). Una dirección de memoria en el espacio segmentado se denomina dirección lógica .
Modo de direcciones real	Modo por defecto de los procesadores Intel. Consiste en una implementación específica del modo segmentado, con segmentos de 64 KB. El máximo tamaño del espacio lineal en modo de direcciones real es de 2^{20} bytes (1 MB).

Segmentación

Cuando se usa segmentación, el procesador traduce una dirección lógica a una dirección lineal. Esta traducción es transparente al programa o la tarea que se está ejecutando.

Cuando se usa el modelo Flat o segmentado, la arquitectura Intel permite dividir el espacio de direcciones lineal en páginas, para mapear estas páginas en memoria virtual.



MODOS DE OPERACIÓN

Los procesadores IA-32 tienen tres modos de operación:

Modo Real (Real Address Mode)

Ambiente de ejecución limitado (8086 -16 bits) con algunas extensiones que le permiten pasar a modo protegido. El procesador se encuentra en este modo luego Power-On o Reset.

Modo protegido (Protected Mode)

Modo nativo del procesador (32 bits). En este modo se puede utilizar todas sus características.

Modo de Administración (System Management Mode)

Proporciona características para la administración de energía y seguridad.

REGISTROS DEL PROCESADOR

<p>Registros de propósito general (32 bits) EAX, EBX, ECX, EDX, ESI, EDI, ESP, EBP.</p> <p>Los 16 bits menos significativos de estos registros se denominan:</p> <p>AX, BX, CX, DX, SI, DI, SP, BP y se pueden referenciar directamente.</p> <p>Igualmente los registros de 16 bits, AX, BX, CX y DX se pueden dividir en dos registros de 8 bits, denominados:</p> <p>AX = AH : AL BX = BH : BL CX = CH : CL DX = DH : DL.</p>	<p>Muchas instrucciones del procesador hacen uso de registros específicos. Cuando se hace uso de estas instrucciones, los registros se comportan de la siguiente forma:</p> <p>EAX: Acumulador</p> <p>EBX: Apuntador al segmento de datos</p> <p>ECX: Contador para operaciones de cadenas y ciclos.</p> <p>EDX: Puntero para E/S</p> <p>ESI: Apuntador (Índice) Puntero a los datos en el segmento de datos, fuente para operaciones de cadenas</p> <p>EDI: Apuntador (índice) a los datos en el segmento extra de datos: destino para las operaciones de cadenas</p> <p>ESP: Puntero al segmento de pila</p> <p>EBP: Puntero a los datos en la pila</p>
<p>Registros de segmento</p> <p>Son punteros especiales de 16 bits que permiten referenciar un segmento en memoria.</p> <p>El uso de los registros de segmento depende del modelo de memoria que se esté utilizando.</p> <p>En modo flat, todos los segmentos se superponen y empiezan en 0 en el espacio de direcciones lineal.</p> <p>En modo segmentado, los registros de segmento se denominan selectores. Cada selector permite definir las características de un segmento, tales como dirección inicial en el espacio de direcciones lineal (base), tamaño del segmento (límite), tipo de segmento y opciones de acceso.</p>	<p>CS : Segmento de código</p> <p>DS: Segmento de datos</p> <p>SS : Segmento de pila</p> <p>ES, FS, GS : Segmentos adicionales de datos</p>
<p>Registro EFLAGS (32 bits)</p>	<p>Contiene un grupo de bits (flags) de estado, control y de sistema.</p>
<p>Instruction Pointer (EIP)</p>	<p>Contiene el desplazamiento en el segmento de código actual de la próxima instrucción a ser ejecutada. Este registro no se puede cambiar directamente, se cambia por medio de las instrucciones JMP, CALL y RET, o cuando ocurre una interrupción o una excepción.</p>

Implementación de la pila (Stack)

La pila se implementa con los registros SS, ESP y EBP, y con las instrucciones **push** y **pop**.

La operación **push** inserta un valor en la pila (la dirección de memoria apuntada por SS:ESP) y decrementa el registro ESP en la cantidad de bytes que se insertaron.

En la arquitectura Intel, la pila crece en forma descendente desde el límite del segmento hasta su base.

La operación **pop** saca un valor de la pila e incrementa el registro ESP.

La pila es un elemento vital de la arquitectura IA-32, ya que con esta se implementa el llamado a rutinas, el manejo de interrupciones y excepciones y la ejecución de varios programas (multiprogramación).

SS: Stack Segment, segmento de pila. Este registro apunta al inicio del segmento de pila en memoria (dirección base de la pila).

ESP: Stack Pointer, apuntador de pila. Este registro apunta al tope de la pila.

EBP: Base Pointer, apuntador base. Se utiliza principalmente en las rutinas. Se usa para crear un "Marco de pila", en el cual se pueden almacenar variables y datos temporales dentro de la pila.

